
4.14 主存的扩展及其与CPU的连接——字扩展

考纲定位：计算机组成原理 · 第 4 章 存储器（4.14） | 重要度 ★★★★★ | 常见考法：大题（芯片数、地址分配、片选译码、地址范围、读写流程）

一句话核心：字扩展增加字数，不增加字长；多片芯片共享数据线，用高位地址译码产生片选，低地址送片内

一、字扩展的场景及实例




提炼

- 当单片芯片的字数不足、字长够用时，用多片芯片扩展字数
- 例：用 8 片 $256K \times 8$ 的芯片组成 $2M \times 8$ 的存储器
- 8 片芯片共享 8 位数据线，片内地址 18 位，片选地址 3 位
- 总地址 21 位，总容量 $2M \times 8$ 位

四步模板

1. 组数 $=$ 目标字数 / 单片字数
2. 片内地址位数 $= \log_2(\text{单片字数})$
3. 片选地址位数 $= \log_2(\text{组数})$
4. 总地址位数 $=$ 片内地址位数 $+$ 片选地址位数


1.1 与CPU连接：初始状态



提炼

- CPU 的 21 位地址分成两部分：高 3 位送 3-8 译码器，低 18 位送所有芯片
- 3-8 译码器输出 8 个片选信号，每个接一片芯片
- 8 片芯片的数据线并联到 8 位数据总线
- MREQ、R/W 接到所有芯片

1.2 与CPU连接：读操作



流程


1. MREQ 有效
2. CPU 送 21 位地址：高 3 位进译码器，低 18 位进各芯片
3. 译码器只让一个片选有效，选中一组芯片
4. R/W = 1，WE 无效，读操作
5. 被选中芯片把数据送上数据总线
6. CPU 读取数据

易错

- 高位地址用于片选，低位地址用于片内；不要反过来
- 译码器输出只有一位有效，未选中芯片输出高阻态

- 地址线总数增加，数据线位数不变

1.3 与CPU连接：写操作




步骤

1. CPU 把 8 位数据送上数据总线
2. CPU 送 21 位地址：高 3 位进译码器，低 18 位进芯片
3. R/W = 0，WE 有效
4. MREQ 有效，译码器输出片选
5. 被选中芯片写入数据
6. 未选中芯片保持高阻态

易错

- 写操作时数据从 CPU 流向芯片
- 片选必须在写有效之前/同时稳定，否则可能写到错误芯片
- 地址译码器的使能端通常接 MREQ，保证只在访存时译码

二、关于寻址的详解



提炼

- 地址空间是“片选地址 × 片内地址”的组合
- 每片芯片占用一段连续地址范围
- 片选地址决定“选哪片”，片内地址决定“片内哪个单元”
- 若片选译码器有 3 位输入，则最多 8 组；每组容量 = 单片容量

地址范围计算

- 设片内地址 18 位，片选 3 位，则第 k 组的地址范围为
  - 起始地址 $= k \times 2^{18}$
  - 结束地址 $= (k+1) \times 2^{18} - 1$

易错


- 地址范围按“组”连续，不是按“芯片”交错
- 片选地址在高位，片内地址在低位
- 若地址线数量多于实际需要，多余高位可能用于其他片选/扩展

三、总结

主存的扩展及其与CPU的连接 —— 字扩展

■ 当存储芯片的存储容量不能满足存储器对存储容量的需求时，采用字扩展的方式进行扩展。

【举例】CPU的数据总线位宽为8位，地址总线位宽为21位，
SRAM存储芯片的数据总线位宽为8位、
容量为$256K \times 8$位，
采用字扩展将8片这种SRAM存储芯片
组成$2M \times 8$位的存储器
并与CPU连接。



☐ 将所有存储芯片的数据引脚、地址引脚、写使能引脚WE各自并联后再分别与CPU的数据引脚、地址引脚、读写控制引脚R/W连接；

☐ 各存储芯片的片选引脚CS可以由CPU多余的地址引脚通过译码器产生。

■ 综上所述，字扩展又称为容量扩展或地址总线扩展。

实际的译码器芯片具有更多的使能引脚，以便更灵活地应用。

维度	字扩展
目标	增加字数
字长	不变
芯片数	目标字数 / 单片字数
地址线	增加片选地址位
数据线	共用，位数不变
片选	译码器选择一组
典型场景	多片同字长芯片扩展容量

易错

- 字扩展不改变字长，数据线位数不变
- 片选译码器输出数 = 组数，不是芯片总数
- 地址线增加的是高位片选位，低位片内地址不变
- 读写操作只能选中一组芯片，未选中组必须高阻态

知识关联：位扩展（4.13 主存的扩展及其与CPU的连接——位扩展）；字位同时扩展（4.15 主存的扩展及其与CPU的连接——字位同时扩展）；地址译码（4.5B 用于地址译码的译码结构）；习题课（4.16 主存的扩展及其与CPU的连接：习题课）